

A-1-10

メモristaを用いた1T-SRAMの断熱的論理駆動に関する検討

Evaluation of Memristor-based 1T-SRAM with Adiabatic Driving

高橋 康宏¹
Yasuhiro Takahashi浦田 雄紀¹
Yuki Urata関根 敏和¹
Toshikazu Sekine横山 道央²
Michio Yokoyama岐阜大学工学部¹
Dept. of Electrical and Electronic Eng., Gifu University山形大学工学部²
Dept. of Bio-System Eng., Yamagata University

1 まえがき

メモristaは、演算装置と記憶素子を単一のデバイスに統合できることからメモリのセル面積を削減することが可能である、このことから、セル数を必要とする連想メモリ (CAM) への応用 [1] が期待できる。本研究では、メモristaを用いた1T-SRAMの低消費実現のために、セルを断熱論理動作させたときの消費エネルギーの変化をSPICEシミュレーションより確認し、どの波形形状が断熱動作に適しているかを検討する。

2 メモristaを用いた記憶セルの概要

図1は、文献 [1] で提示されているメモristaを用いた1T-SRAMの構造とその書込タイミングである。Hを書込む場合、図1(b)に示されるように、メモristaは正バイアス状態かつ低抵抗状態であることから、メモristaにはD/Sの電圧が記憶される。一方、Lを書込む場合には、図1(c)に示されるように、メモristaの極性が反転して逆バイアス状態となることから、メモristaは高抵抗状態となりLが書込まれた場合と等価となる。




図1 メモrista 1T-SRAM. (a) 書込時のセル構造, (b) H 書込タイミングとメモristaの極性, (c) L 書込タイミングとメモristaの極性

3 消費エネルギー評価

1 → 0 書込時の D/S 電圧波形の違いによる消費エネルギーを SPICE シミュレーションより求めた。シミュレーションに使用した nMOS は 1.8 V, 0.18 μm 標準 CMOS プロセスであり、トランジスタの L/W は 0.18 μm /0.6 μm とした。また、メモristaの SPICE モデルは文献 [2] のものを使用した。

図1は各入力波形とメモristaの抵抗値および消費エネルギーの様子、表1は駆動電圧の波形形状の違いによる消費エネルギーの比較である。表より、直流駆動から台形波電圧駆動、正弦波電圧駆動と変化させることで、




図2 各駆動時の入力波形とメモristaの抵抗値および消費エネルギーの様子

表1 nMOS の駆動電圧 (D/S) の波形形状が変化したときのセルの消費エネルギーの違い

Driving source	DC	Trapezoidal	Sinusoidal
Energy diss. [fJ]	25.6	17.9	10.9

SRAM の消費エネルギーを削減できることが分かる。この場合、正弦波駆動が最も少ないことから、メモristaを用いた1T-SRAMは一般的な断熱論理回路用の記憶装置に適しているといえる。

4 むすび

メモrista 1T-SRAM の電圧波形の違いによる消費エネルギー比較をシミュレーションより評価した。その結果、正弦波駆動とすることにより消費エネルギーを直流動作よりも約 60% 削減できることが分かった。

参考文献

- [1] <http://arxiv.org/pdf/1005.3687>
- [2] E. Lehtonen and M. Laiho, "CNN using memristors for neighborhood connections," in Proc. IEEE CNNA 2010, Berkeley, CA, 4pages.